1. HOME
  2. ソリューション
  3. 受託設計サービス

ソリューション

私たちがご提供できる価値についてご紹介します

受託設計サービス

40年に亘るIC設計技術の蓄積と高い技術力

受託設計サービス

アナログICやミックスド・シグナルICから最先端プロセステクノロジーのASIC/SoC開発まで幅広く受託しています。チームでの受託(オンサイトも可能)にも対応します。下記の業務範囲に記載の無い案件につきましても、どうぞお気軽にご相談ください。

主な業務範囲

設計受託メニュー:ASIC、SOC、汎用IC、カスタムLSIなどの各種半導体集積回路設計を請けたまわります。アナログ回路設計、デジタル回路設計、アナデジ混載回路設計、SPICE、レイアウト、DRC、LVS、LP、論理設計、機能検証、DFT、P&R、DRC、LVS、LPE、特性評価、テスタプログラム、検証ルール開発などを受託しています。

1. アナログ設計

アナログ回路設計、Spiceシミュレーション、アナログレイアウト設計のIC/LSIデザインサービスを提供しています。特に高精度なA/Dコンバーターや電源を得意としています。

アナログマクロ開発例

アナログIC設計技術メニュー:OP-AMP、Filter、16bit delta sigma ADC、12bit Successive comparison type AD-Convertor、DA-Convertor、DC/DC-Convertor、Series regulators、Charge pump、Oscillatorなどを受託開発しています。

2. デジタル設計

デジタルバックエンド設計

バックエンド(BED)設計は、論理合成後のverilogネットリスト、制約ファイル(SDC)等をデザインインターフェースとし、レガシープロセスから先端の14nmと幅広いプロセスに対応した設計を承っております。デジアナ混載SoCや高速マクロ(DDR等)搭載品、低消費電力LSI等、長年の大手半導体メーカーとの共同開発で培った経験をもとに、お客様の様々なご要求にお応えします。

  • インターフェース:論理合成後のVerilogネットリスト,制約ファイル(SDC)
  • 対応プロセス:~14nm,7nm
  • 規模:~500M Gatesクラス
  • サービス:P&R、2nd SignOff、物理検証
LSI、SOC、MPU、ASICなどの各種デジタル集積回路のレイアウト設計フロー

開発製品仕様例

  • 各種マクロ(ARM®,DDR-PHY、LVDS、USB)搭載製品
  • 多電源構造(MSMV:Multiple Supply Multiple Voltage)製品
  • 電源スイッチ(電源分離、電源・GND分離)挿入設計
デジタル受託設計では最先端プロセスの設計にも対応し、次世代ファイアウォールLSI、データセンター向けLSI、DRP搭載AI LSI、SOCなどの開発を受託しています。

※デジタルバックエンド設計については、お客様先でのオンサイト対応、或いは協業しているデザインハウス(国内外)による ハンドリング対応となります。詳細についてはお問い合わせください。

3. 評価

IC評価をお請けしております。

EVA100を用いてアナログASICを評価している様子:EVA100を用いることでアナログ半導体、ロジック品ともに効率よく評価することができます。

4. テスト設計

IC / LSI のテスト設計から量産の立ち上げまでを一貫して受託しております。

テスト仕様をご提示頂き、国内外各種テスターに応じたテストプログラム、プローブカードの設計を行います。既存のテスタの機能だけではテストが困難な項目については、BOST(Built Out Self Test)による対応も可能です。

保有テスタ

内藤電誠はEVA100、J750EX、TS6000H、WLシリーズなどの主要メーカー(テラダイン、シバソク、横河、旧安藤電機、アドバンテスト)のテスターを保有しています。

このほかにもアドバンテスト、テラダイン、横河、シバソクなど各種テスタの実績がございます。

5. 受託設計 使用ツール

Cadence, Synopsys, Mentorと言った主要ベンダーに加えてSILVACOなどのツールにも対応しています。表に無いツールについても対応可能なものがございます。お気軽にお問合せください。

アナログ設計 対応ツール

論理合成、形式検証、Floor Plan P&R、2nd Sign、物理検証などのLSIやICの開発に使用するEDAツールのリストです。主にSynopsys、Cadence、Menter、SIEMENS、IncentiaのEDAツールを使用しています。

デジタル設計 対応ツール

論理合成、形式検証、Floor Plan P&R、2nd Sign、物理検証などのLSIやICの開発に使用するEDAツールのリストです。主にSynopsys、Cadence、Menter、SIEMENS、IncentiaのEDAツールを使用しています。これらのEDAツールをLSI設計やSOC設計、ASIC設計に使用します。