FPGA開発

豊富なミックスド・シグナルICの開発経験をコアとした当社のFPGA開発ソリューション。
微細化が進むにつれ、ICやLSIの開発には膨大な開発費用が必要になります。ASIC化前にFPGAによりファンクション機能を確認し、お客様のアプリケーション評価を事前に済ませておくことから、ASIC開発に伴うリスクを低減することができます。
目次
FPGA開発フロー
要求仕様
お客様より要求仕様を提示いただきます。
仕様設計
お客様より頂いたご要望から、実現性検討を行い、機能仕様書、ブロック仕様書などの詳細仕様を作成します。
RTL設計
詳細仕様を基に、HDL(ハードウェア記述言語)により論理回路を記述します。特別な指定が無い限り、Verilog HDLによる開発となります。
検証
機能仕様に基づいてテストベンチを作成し、論理シミュレータを使って論理/機能検証を行います。
論理合成/配置配線
デバイスの要求速度や周辺デバイス間のインターフェースを考慮し制約を決定します。また、作成したRTLと制約からFPGA用(ゲートレベル)のネットリストを生成します。さらにネットリストから配置配線を行い、物理的な最適化を行います。
FPGA基板実装
完成した設計データ(ネットリストおよび配置配線データ)を、基板上のFPGAやコンフィギュレーションROMへ書き込みを行います。
実機検証
FPGAの実機を使用して動作検証を行います。FPGA仕様の確認のほか、システム確認についても実施できます。
対応FPGAデバイス
Intel(Altera), Xilinx等ご相談ください。
使用言語
- Verilog-HDL
- VHDL
開発実績
- 信号処理
- 暗号化処理
- フィルタ
- デジタルIF(I2C, SPI, UART 等)