設計環境整備

IC、LSI設計に必要な設計環境及び、検証環境の整備を行います。

カテゴリ 詳細
PDK開発 Cadence Virtuosoプラットフォームの開発

  • 素子定義(symbol作成、CDF設定、callback作成)
  • PCell作成 (MOS Tr、抵抗、容量の他、高耐圧、RFの特殊形状素子)
  • LVS(Diva、Assura)ルールおよびLPE(Assura、QRC)ルール作成
  • SKILLによる設計サポートプログラムの作成
  • ~40nmプロセスの開発実績有
SILVACO向けPDKの開発
検証ルール作成 DRC/LVSルール開発(「Mentor Calibre」,「SILVACO Guardian」)

  • ~28nmプロセスの開発実績有(Mentor Calibre)
IR-Drop検証サポート CHIP

  • Chip設計初期段階(インプット:「Chipサイズ」「消費電力」)での検討が可能→電源本数/電源構造の最適化、Chipサイズ縮小の提案
マクロ、I/Oバッファ等

  • 電源解析によりボトルネックを特定
電源スクリプト開発 TCL言語を使用し効率的にスクリプトを作成
90nmプロセスにおけるEDI用電源スクリプトの開発実績有
各種ライブラリ開発 キャラクタライズ
LEFLIB作成(Technology LEF/Cell library LEF)